2. Alat dan Bahan
[Kembali]
a. Panel DL2203D
b. Panel DL2203S
c. Panael DL2203C
 |
| Module D'Lorenzo |
 |
| Jumper |
e. IC 74LS112A (JK filp flop)
f. Switch (SW-SPDT)
g. Power Supply
h. Logicprobe atau LED
3. Rangkaian [Kembali]
.png)
4. Prinsip Kerja [Kembali]
pada rangkaian percobaan, dibagi menjadi 2 zona yaitu zona kanan yang menggunakan j-k flip flop dan yang kanan menggunakan D-flip flop.
pada zona 1, digunakan 4 saklar spdt yang mana saklar berlogika b1=1, b2=0, b3=0, b0=1. b1 terhubung ke kaki s pada j-k flip flop b2 terhubung pada kaki j pada j-k flip flop kaki k terhubung pada b4 dan q q' terhubung pada logic probe sedangkan b0 terhubung pada kaki R dan j-k flip flop diberikan clock padanya.
pada zona 2, digunakan D-flip flop yang mana pada kaki D terbubung pada b5 denga logika 0 dan diberikan clk dengan logika 0 dan q q' dihubungkan pada logicprobe. kaki s terhubung ke vcc maka berlogika 1 dan R terhubung ke ground maka berlogika 0
5. Video Percobaan [Kembali]
6. Analisis [Kembali]
1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?
jawab : jika B0 dan B1 sama sama diberikan logika 0 maka keluaran pada J-K flip-flop dan D flip-flop akan berlogika 1 pada keduanya. hal ini dikarenakan pada kaki S dan R yang bersifat aktif low yang bearti akan aktif ketika nilainya adalah 0 sehingga ketika input S dan R diberika logika 0 maka outputnya akan 1. dikarenakan pada D dan j-k flip flop memiliki inputan 1 pada kedua inputan maka keluaran akan menjadi keadaan terlarang atau Q = 1 dan Q' = 1
2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian?
Jawab: ketika B3 diputuskan maka tidak akan mempengaruhi hasil dari keluaran J-K flip flopnya dikarenakan B3 terhubung ke kaki clock pada flip-flop yang mana yang dapat mempengaruhi adalah pada S dan R nya namun ini mempengaruhi pada saat flip flop keadaan tonggle atau input dalam keadaan 1 pada keduanya
3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada Flip-Flop!
jawab :
1. tonggle merupakan kondisi dimana keluarannya selalu berganti pada setiap pergantian clock aktif. contoh pada clock awal bernilai 0 maka ketika clock aktif maka akan ada perubahan nilai ke 1.
2. kondisi not change merupakan kondisi dimana keluaran tidak berubah
3. kondisi terlarang merupakan kondisi dimana ketika nilai keluaran dan komplement dari keluaran bernilai 1 . yang mana bearti kedua inputan dalam keadaan aktif. yang mana keadaan terlarang ini terdapat pada S-R flip-flop.
7. Download [Kembali]
Link rangkaian [klik]
Link Html [klik]
Link Video [klik]
Tidak ada komentar:
Posting Komentar