a. Memenuhi tugas sistem digital yang diberikan dosen
b. Memahami rangakaian simulasi rangkaian multiplexer 74150
Voltmeter DC
Difungsikan guna mengukur besarnya tegangan listrik yang terdapat dalam suatu rangkaian listrik. Dimana, untuk penyusunannya dilakukan secara paralel sesuai pada lokasi komponen yang sedang diukur.
- Generator DC
Gerbang logika atau logic gate adalah suatu entitas dalam elektronika dan matematika Boolean yang mengubah satu atau beberapa masukan logik menjadi sebuah sinyal keluaran logika.
BAHAN
Two D-Type Flip-Flops
Outputs Directly Interface to CMOS, NMOS and TTL
Large Operating Voltage Range
Wide Operating Conditions
Not Recommended for New Designs Use 74LS74
Pin Number Description 1 Clear 1 Input 2 D1 Input 3 Clock 1 Input 4 Preset 1 Input 5 Q1 Output 6 Complement Q1 Output 7 Ground 8 Complement Q2 Output 9 Q2 Output 10 Preset 2 Input 11 Clock 2 Input 12 D2 Input 13 Clear 2 Input 14 Positive Supply
Two D-Type Flip-Flops
Outputs Directly Interface to CMOS, NMOS and TTL
Large Operating Voltage Range
Wide Operating Conditions
Not Recommended for New Designs Use 74LS74
Pin Number | Description |
---|---|
1 | Clear 1 Input |
2 | D1 Input |
3 | Clock 1 Input |
4 | Preset 1 Input |
5 | Q1 Output |
6 | Complement Q1 Output |
7 | Ground |
8 | Complement Q2 Output |
9 | Q2 Output |
10 | Preset 2 Input |
11 | Clock 2 Input |
12 | D2 Input |
13 | Clear 2 Input |
14 | Positive Supply |
Sumber daya IC VDD berkisar dari 0 + 7V dan data disediakan dalam lembar data. Cuplikan berikut menunjukkannya. Juga, kami telah menggunakan LED pada output; itu telah membatasi sumber ke 5V untuk mengontrol tegangan suplai dan tegangan output DC. Kami telah menggunakan regulator LM7805 untuk membatasi tegangan LED.
Sirkuit 74HC74
A. Langkah-langkah
- sediakan alat dan bahan yang dibutuhkan dalam membuat rangkaian
- hubungkan komponen sesuai dengan gambar rangkaian
- rangkaian selesai
prinsip kerja ic D flip Flop TTL series ini sesuai dengan Tabel fungsi yang tertera pada rangkaian yang mana ketika CLK DAN D diabakan dan set aktif maka q akan low dan q' akan high begitu pula sebaliknya. namun, ketika clock aktif high dan d high maka keluaran high pada q dan low pada q'. ketika clock low dan D diabaikan maka keluran adalah tetap.
6. Link Download [Kembali]
download hmtl [DOWNLOAD]
download rangkaian [DOWNLOAD]
download video [DOWNLOAD]
download datasheets [DOWNLOAD]
Tidak ada komentar:
Posting Komentar