Laporan Akhir 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

a. Panel DL2203D

b. Panel DL2203S

c. Panael DL2203C

Module D'Lorenzo

Jumper

e.  IC 74LS112A (JK filp flop)

f. Switch (SW-SPDT)

g. Power Supply

h. Logicprobe atau LED

3. Rangkaian [Kembali]

4. Prinsip Kerja [Kembali]

pada percobaan ini, digunakan T-flip flop yang mana T-flip flop ini merupakan modifikasi dari j-k flip flop. input dari j-k disatukan sehingga j-k dihubungkan ke vcc.

digunakan 3 saklar SPDT pada percobaan ini dengan kondisi b1 berlogika 1 yang terhubung ke kaki s, b2 berlogika 1 yang terhubung ke kaki clock, b0 berlogika 0 yang terhubung ke kai r dan ground.

output dihubungkan kepada logicprobe untuk menampilkan output.

5. Video Percobaan [Kembali]

6. Analisis [Kembali]

1. Apa yang terjadi jika B1 diganti CLK pada kondisi 2?

jawab : sesuai dengan kondisi 2, ketika B1 dihubungkan ke S dan inputannya diberikan clock maka inputannya akan berubah-ubah sehingga ketika R selalu diberikan logika 1 yang mana keadaan ini aktif low maka ketika S berlogika 0 maka keluarannya adalah 1 dan ketika S berlogika 1 maka keluarannya dalan keadaan tetap yang mana sebelunnya itu adalah output berlogika 1.

2. Bandingkan hasil percobaan dengan teori!

jawab : berdasarkan hasil percobaan ketika S berlogika 1 dan R berlogika 1 maka keluaran adalah 1 hal ini tidak sesuai dengan teori dikarenakan S dan R adalah 1 keluaran adalah toggle hal ini dikarenakan pada percobaan tidak adanya clock namun jika diberikan clock maka hasilnya adalah toggle. namun pada percobaan S berlogika 0 dan R berlogika 1 maka keluaran adalah 1 hal ini sesuai dengan teori

3. Apa fungsi masing-masing kaki Flip-Flop yang digunakan?

jawab :

1. Set(S) merupakan inputan yang mana  aktif pada logika 1

2. Reset(R) merupakan inputan yang mana aktif pada logika 0

3. CLK merupakan waktu penentu kapan keluaran berubah

4. D merupakan kaki input pada D-flip-flop

5. J merupakan input 1 pada J-K flip-flop

6. K merupakan input 2 pada J-K flip-flop

7. complement output(Q') merupakan nilai yang keterbalikan dari output

8. output(Q) merupakan output dari flip flop

7. Download [Kembali]

    Link rangkaian [klik]

    Link Html [klik]

    Link Video [klik]

    Download datasheet 74LS112 [klik]