Modul 1 Percobaan 1 Kondisi 4
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=0, B3=clock , B4=0, B5=0, B6=0
2. Gambar Rangkaian Simulasi
[Kembali]
.png)
Sebelum disimulasikan
.png)
3. Video Simulasi
[Kembali]
4. Prinsip Kerja Rangkaian
[Kembali]
pada rangkaian percobaan, dibagi menjadi 2 zona yaitu zona kanan yang menggunakan j-k flip flop dan yang kanan menggunakan D-flip flop.
pada zona 1, digunakan 4 saklar spdt yang mana saklar berlogika b1=1, b2=0, b3=0, b0=1. b1 terhubung ke kaki s pada j-k flip flop b2 terhubung pada kaki j pada j-k flip flop kaki k terhubung pada b4 dan q q' terhubung pada logic probe sedangkan b0 terhubung pada kaki R dan j-k flip flop diberikan clock padanya.
pada zona 2, digunakan D-flip flop yang mana pada kaki D terbubung pada b5 denga logika 0 dan diberikan clk dengan logika 0 dan q q' dihubungkan pada logicprobe. kaki s terhubung ke vcc maka berlogika 1 dan R terhubung ke ground maka berlogika 0
5. Link Download
[Kembali]
Link rangkaian [klik]
Link Html [klik]
Link Video [klik]
Download datasheet 74LS112 [klik]
Tidak ada komentar:
Posting Komentar