Modul 1 Percobaan 2 Kondisi 5
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=0, B1=1, B2=1
2. Gambar Rangkaian Simulasi
[Kembali]
3. Video Simulasi
[Kembali]
4. Prinsip Kerja Rangkaian
[Kembali]
pada percobaan ini, digunakan T-flip flop yang mana T-flip flop ini merupakan modifikasi dari j-k flip flop. input dari j-k disatukan sehingga j-k dihubungkan ke vcc.
digunakan 3 saklar SPDT pada percobaan ini dengan kondisi b1 berlogika 1 yang terhubung ke kaki s, b2 berlogika 1 yang terhubung ke kaki clock, b0 berlogika 0 yang terhubung ke kai r dan ground.
output dihubungkan kepada logicprobe untuk menampilkan output.
5. Link Download
[Kembali]
Tidak ada komentar:
Posting Komentar